❶ FPGA和CPLD的區別是什麼
從內部結構來看，CPLD是 Proct term（基於乘積項）， FPGA是Look up Table（基於查找表）；從程序存儲來看， CPLD是內部EEPROM/FLASH SRAM，FPGA是外掛EEPROM。此外，CPLD組合邏輯資源豐富，集成度低，速度慢，可加密，主要用於完成控制邏輯，FPGA時序邏輯資源豐富，集成度高，速度快，且有PLL、RAM和乘法器等，一般不能保密，能完成比較復雜的演算法。
❷ FPGA和CPLD最明顯的特點是
盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由於CPLD和FPGA結構上的差異,具有各自的特點:
①CPLD更適合完成各種演算法和組合邏輯,FP GA更適合於完成時序邏輯。換句話說,FPGA更適合於觸發器豐富的結構,而CPLD更適合於觸發器有限而乘積項豐富的結構。
②CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。
③在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程,FPGA主要通過改變內部連線的布線來編程;FP GA可在邏輯門下編程,而CPLD是在邏輯塊下編程。
④FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現。
⑤CPLD比FPGA使用起來更方便。CPLD的編程採用E2PROM或FASTFLASH技術,無需外部存儲器晶元,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。
⑥CPLD的速度比FPGA快,並且具有較大的時間可預測性。這是由於FPGA是門級編程,並且CLB之間採用分布式互聯,而CPLD是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。
⑦在編程方式上,CPLD主要是基於E2PROM或FLASH存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統編程兩類。FPGA大部分是基於SRAM編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入SRAM中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。
⑧CPLD保密性好,FPGA保密性差。
⑨一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。
隨著復雜可編程邏輯器件(CPLD)密度的提高,數字器件設計人員在進行大型設計時,既靈活又容易,而且產品可以很快進入市場。許多設計人員已經感受到CPLD容易使用、時序可預測和速度高等優點,然而,在過去由於受到CPLD密度的限制,他們只好轉向FPGA和ASIC。現在,設計人員可以體會到密度高達數十萬門的CPLD所帶來的好處。
CPLD結構在一個邏輯路徑上採用1至16個乘積項,因而大型復雜設計的運行速度可以預測。因此,原有設計的運行可以預測,也很可靠,而且修改設計也很容易。CPLD在本質上很靈活、時序簡單、路由性能極好,用戶可以改變他們的設計同時保持引腳輸出不變。與FPGA相比,CPLD的I/O更多,尺寸更小。
如今,通信系統使用很多標准,必須根據客戶的需要配置設備以支持不同的標准。CPLD可讓設備做出相應的調整以支持多種協議,並隨著標准和協議的演變而改變功能。這為系統設計人員帶來很大的方便,因為在標准尚未完全成熟之前他們就可以著手進行硬體設計,然後再修改代碼以滿足最終標準的要求。CPLD的速度和延遲特性比純軟體方案更好,它的NRE費用低於ASIC,更靈活,產品也可以更快入市。CPLD可編程方案的優點如下：
●邏輯和存儲器資源豐富(Cypress Delta39K200的RAM超過480 Kb)
●帶冗餘路由資源的靈活時序模型
●改變引腳輸出很靈活
●可以裝在系統上後重新編程
●I/O數目多
●具有可保證性能的集成存儲器控制邏輯
●提供單片CPLD和可編程PHY方案
由於有這些優點,設計建模成本低,可在設計過程的任一階段添加設計或改變引腳輸出,可以很快上市
CPLD的結構
CPLD是屬於粗粒結構的可編程邏輯器件。它具有豐富的邏輯資源(即邏輯門與寄存器的比例高)和高度靈活的路由資源。CPLD的路由是連接在一起的,而FPGA的路由是分割開的。FPGA可能更靈活,但包括很多跳線,因此速度較CPLD慢。
CPLD以群陣列（array of clusters）的形式排列,由水平和垂直路由通道連接起來。這些路由通道把信號送到器件的引腳上或者傳進來,並且把CPLD內部的邏輯群連接起來。
CPLD之所以稱作粗粒,是因為,與路由數量相比,邏輯群要大得到。CPLD的邏輯群比FPGA的基本單元大得多,因此FPGA是細粒的。
CPLD的功能塊
CPLD最基本的單元是宏單元。一個宏單元包含一個寄存器(使用多達16個乘積項作為其輸入)及其它有用特性。
因為每個宏單元用了16個乘積項,因此設計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何CPLD被認為是「邏輯豐富」型的。
宏單元以邏輯模塊的形式排列(LB),每個邏輯模塊由16個宏單元組成。宏單元執行一個AND操作,然後一個OR操作以實現組合邏輯。
每個邏輯群有8個邏輯模塊,所有邏輯群都連接到同一個可編程互聯矩陣。
每個群還包含兩個單埠邏輯群存儲器模塊和一個多埠通道存儲器模塊。前者每模塊有8,192b存儲器,後者包含4,096b專用通信存儲器且可配置為單埠、多埠或帶專用控制邏輯的FIFO。
CPLD有什麽好處？
I/O數量多
CPLD的好處之一是在給定的器件密度上可提供更多的I/O數,有時甚至高達70%。
時序模型簡單
CPLD優於其它可編程結構之處在於它具有簡單且可預測的時序模型。這種簡單的時序模型主要應歸功於CPLD的粗粒度特性。
CPLD可在給定的時間內提供較寬的相等狀態,而與路由無關。這一能力是設計成功的關鍵,不但可加速初始設計工作,而且可加快設計調試過程。
粗粒CPLD結構的優點
CPLD是粗粒結構,這意味著進出器件的路徑經過較少的開關,相應地延遲也小。因此,與等效的FPGA相比,CPLD可工作在更高的頻率,具有更好的性能。
CPLD的另一個好處是其軟體編譯快,因為其易於路由的結構使得布放設計任務更加容易執行。
細粒FPGA結構的優點
FPGA是細粒結構,這意味著每個單元間存在細粒延遲。如果將少量的邏輯緊密排列在一起,FPGA的速度相當快。然而,隨著設計密度的增加,信號不得不通過許多開關,路由延遲也快速增加,從而削弱了整體性能。CPLD的粗粒結構卻能很好地適應這一設計布局的改變。
靈活的輸出引腳
CPLD的粗粒結構和時序特性可預測,因此設計人員在設計流程的後期仍可以改變輸出引腳,而時序仍保持不變。
新的CPLD封裝
CPLD有多種密度和封裝類型,包括單晶元自引導方案。自引導方案在單個封裝內集成了FLASH存儲器和CPLD,無須外部引導單元,從而可降低設計復雜性並節省板空間。在給定的封裝尺寸內,有更高的器件密度共享引腳輸出。這就為設計人員提供了「放大」設計的便利,而無須更改板上的引腳輸出
❸ 簡述FPGA和CPLD在硬體結構上的區別
簡單一點，CPLD為陣列結構，FPGA為查找表結構
❹ EDA中FPGA與CPLD的優缺點對比，急！
FPGA與CPLD的區別
FPGA是現場可編程邏輯門陣列的簡稱，是電子設計的一個里程碑。CPLD是復雜可變成邏輯器件的簡稱。盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由於CPLD和FPGA結構上的差異,具有各自的特點:
1）、CPLD更適合完成各種演算法和組合邏輯,FP GA更適合於完成時序邏輯。換句話說,FPGA更適合於觸發器豐富的結構,而CPLD更適合於觸發器有限而乘積項豐富的結構。
2）、CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式布線結構決定了其延遲的不可預測性。
3）、在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內連電路的邏輯功能來編程,FPGA主要通過改變內部連線的布線來編程;FP GA可在邏輯門下編程,而CPLD是在邏輯塊下編程。
4）、FPGA的集成度比CPLD高,具有更復雜的布線結構和邏輯實現。
5）、CPLD比FPGA使用起來更方便。CPLD的編程採用E2PROM或FASTFLASH技術,無需外部存儲器晶元,使用簡單。而FPGA的編程信息需存放在外部存儲器上,使用方法復雜。
6）、CPLD的速度比FPGA快,並且具有較大的時間可預測性。這是由於FPGA是門級編程,並且CLB之間採用分布式互聯,而CPLD是邏輯塊級編程,並且其邏輯塊之間的互聯是集總式的。
7）、在編程方式上,CPLD主要是基於EEPROM或FLASH存儲器編程,編程次數可達1萬次,優點是系統斷電時編程信息也不丟失。CPLD又可分為在編程器上編程和在系統編程兩類。FPGA大部分是基於SRAM編程,編程信息在系統斷電時丟失,每次上電時,需從器件外部將編程數據重新寫入SRAM中。其優點是可以編程任意次,可在工作中快速編程,從而實現板級和系統級的動態配置。
8）、CPLD保密性好,FPGA保密性差。
9）、一般情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。
❺ fpga/cpld的主要應用領域
1.CPLD更適合完成各種演算法和組合邏輯，FPGA更適合於完成時序邏輯。換句話說，FPGA更適合於觸發器豐富的結構，而CPLD更適合於觸發器有限而乘積項豐富的結構。
2.CPLD的連續式布線結構決定了它的時序延遲是均勻的和可預測的，而FPGA的分段式布線結構決定了其延遲的不可預測性。
4.FPGA的集成度比CPLD高，具有更復雜的布線結構和邏輯實現。
5.CPLD比FPGA使用起來更方便。CPLD的編程採用E2PROM或FASTFLASH技術，無需外部存儲器晶元，使用簡單。而FPGA的編程信息需存放在外部存儲器上，使用方法復雜。
6.CPLD的速度比FPGA快，並且具有較大的時間可預測性。這是由於FPGA是門級編程，並且CLB之間採用分布式互聯，而CPLD是邏輯塊級編程，並且其邏輯塊之間的互聯是集總式的。
❻ EPM570T144 是CPLD還是FPGA CPLD與FPGA有什麼區別
EPM570是Altera的CPLD。
CPLD和FPGA的區別：
1. CPLD是基於乘積項結構，非易失；FPGA基於SRAM結構，易失。不過現在新工藝的CPLD也是基於SRAM結構，通過內置配置ROM來實現非易失的特性。
2. CPLD邏輯資源相對較少，但對信號的延時特性，尤其是pin-pin延時要求較高，主要應用在邏輯相對簡單，功耗較低的場合，如控制，擴展IO等；FPGA邏輯資源（包括組合邏輯和觸發器資源）要豐富得多，應用場合也豐富得多，如復雜協議處理、高速傳輸、大規模數字信號處理等等。
3. FPGA內部集成的硬核電路比較豐富，如嵌入式RAM，嵌入式乘法器，serdes，PLL等等；CPLD很少有集成這些硬核電路。
❼ FPGA/CPLD與單片機相比有哪些優勢
1,FPGA運行速度快
FPGA內部集成鎖項環,可以把外部時鍾倍頻,核心頻率可以到幾百M,而單片機運行速度低的多.在高速場合,單片機無法代替FPGA
2,FPGA管腳多,容易實現大規模系統
單片機IO口有限,而FPGA動輒數百IO,可以方便連接外設.比如一個系統有多路AD,DA,單片機要進行仔細的資源分配,匯流排隔離,而FPGA由於豐富的IO資源,可以很容易用不同IO連接各外設
3,FPGA內部程序並行運行,有處理更復雜功能的能力
單片機程序是串列執行的,執行完一條才能執行下一條,在處理突發事件時只能調用有限的中斷資源;而FPGA不同邏輯可以並行執行,可以同時處理不同任務,這就導致了FPGA工作更有效率
4,FPGA有大量軟核,可以方便進行二次開發
FPGA甚至包含單片機和DSP軟核,並且IO數僅受FPGA自身IO限制,所以,FPGA又是單片機和DSP的超集,也就是說,單片機和DSP能實現的功能,FPGA一般都能實現
❽ FPGA與CPLD 哪個更實用我想買塊開發板，請問
自然是FPGA咯，FPGA資源比較豐富。CPLD資源比較少，一般做大一點的設計都不夠用的，通常情況下CPLD只用在一些較為簡單的邏輯電路中。
FPGA生產廠商主要有兩家，ALTER和XILINX，相對來說，XILINX的FPGA價格偏高一些，具體什麼原因也不好說，我以前用的是XINLINX的SPARTAN3系列的開發板，感覺還不錯。不過FPGA的學習和CPLD的學習很類似，如果你單純的為了學習又想節約成本的話，買一塊CPLD也是可以的。